Seite
14
Prof. J. WALTER
Mikrocomputertechnik Stand: Januar 2004
mc
Tabelle 5.13.
ADCON REGISTER
ADCON
MX0
MX1
MX2
ADM
BSY
-
CLK
BD
0D9H
0D8H
0D9H
0DAH
0DB
0DCH
0DDH
0DEH
0DFH
Baudrate - Wird nicht für A/D-Wandler verwendet
BD
CLK - Wird nicht für A/D-Wandler verwendet
CLK
frei
-
"1" Busy Flag / Wandlung findet statt.
"0" Wandlung beendet
BSY
"1" Kontinuierliche Wandlung.
"0" Stop nach jeder Wandlung
ADM
MYMOS
ACMOS
Anlog Eingang 0
AN0
P6.0
Anlog Eingang 1
AN1
P6.1
Anlog Eingang 2
AN2
P6.2
Anlog Eingang 3
AN3
P6.3
Anlog Eingang 4
AN4
P6.4
Anlog Eingang 5
AN5
P6.5
Anlog Eingang 6
AN6
P6.6
Anlog Eingang 7
AN7
P6.7
MX2 MX1 MX0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Funktion
Bit